A fordulathoz több száz folyamat szükségesostyafélvezetővé. Az egyik legfontosabb folyamat azrézkarc- vagyis finom áramköri mintákat faragni aostya. A siker arézkarcA folyamat a különböző változók meghatározott eloszlási tartományon belüli kezelésétől függ, és minden maratóberendezést fel kell készíteni az optimális körülmények közötti működésre. Maratási folyamatmérnökeink kiváló gyártási technológiát alkalmaznak ennek a részletes folyamatnak a befejezéséhez.
Az SK Hynix News Center interjút készített az Icheon DRAM Front Etch, Middle Etch és End Etch technikai csapatainak tagjaival, hogy többet tudjon meg munkájukról.
Etch: Utazás a termelékenység javításához
A félvezetőgyártásban a maratás a minták vékony filmekre való faragására vonatkozik. A mintákat plazma segítségével permetezzük be, hogy kialakítsák az egyes folyamatlépések végső körvonalait. Fő célja a pontos minták tökéletes megjelenítése az elrendezésnek megfelelően, és minden körülmények között egyenletes eredményt biztosít.
Ha problémák lépnek fel a leválasztási vagy fotolitográfiás eljárás során, azokat szelektív maratási (Etch) technológiával lehet megoldani. Ha azonban valami elromlik a maratási folyamat során, a helyzet nem fordítható meg. Ugyanis a gravírozott területen nem lehet ugyanazt az anyagot kitölteni. Ezért a félvezető gyártási folyamatban a maratás kulcsfontosságú a teljes hozam és a termékminőség meghatározásához.
A maratási folyamat nyolc lépésből áll: ISO, BG, BLC, GBL, SNC, M0, SN és MLM.
Először az ISO (Isolation) szakasz maratja (Etch) szilíciumot (Si) az ostyára, hogy létrehozza az aktív cellaterületet. A BG (Buried Gate) szakasz alkotja a sor címsorát (Word Line) 1 és a kaput, hogy elektronikus csatornát hozzon létre. Ezután a BLC (Bit Line Contact) szakasz létrehozza a kapcsolatot az ISO és az oszlopcímsor (Bit Line) 2 között a cellaterületen. A GBL (Peri Gate+Cell Bit Line) szakasz egyszerre hozza létre a cellaoszlop címsorát és a kaput a periférián 3.
Az SNC (Storage Node Contract) szakasz továbbra is létrehozza a kapcsolatot az aktív terület és a 4 tároló csomópont között. Ezt követően az M0 (Metal0) szakasz képezi a periféria S/D (Storage Node) 5 csatlakozási pontjait és a csatlakozási pontokat. az oszlop címsora és a tárolási csomópont között. Az SN (Storage Node) szakasz megerősíti az egység kapacitását, az ezt követő MLM (Multi Layer Metal) szakasz pedig létrehozza a külső tápegységet és a belső vezetékeket, és a teljes maratási (Etch) tervezési folyamat befejeződik.
Tekintettel arra, hogy a maratási (Etch) technikusok főként a félvezetők mintázatáért felelősek, a DRAM részleg három csoportra oszlik: Front Etch (ISO, BG, BLC); Középmarás (GBL, SNC, M0); End Etch (SN, MLM). Ezek a csapatok a gyártási pozíciók és a berendezések pozíciói szerint is fel vannak osztva.
A gyártói pozíciók felelősek az egységgyártási folyamatok irányításáért és fejlesztéséért. A gyártási pozíciók nagyon fontos szerepet játszanak a hozam és a termékminőség javításában a változó szabályozással és egyéb termelésoptimalizálási intézkedésekkel.
A berendezések pozíciói felelősek a gyártóberendezések kezeléséért és megerősítéséért, hogy elkerüljék a maratási folyamat során előforduló problémákat. A berendezések pozícióinak alapvető felelőssége a berendezés optimális teljesítményének biztosítása.
Bár a felelősségek egyértelműek, minden csapat egy közös cél érdekében dolgozik – vagyis a termelési folyamatok és a kapcsolódó berendezések menedzselése és fejlesztése a termelékenység javítása érdekében. Ennek érdekében minden csapat aktívan megosztja saját eredményeit és fejlesztendő területeit, és együttműködik az üzleti teljesítmény javítása érdekében.
Hogyan lehet megbirkózni a miniatürizálási technológia kihívásaival
Az SK Hynix 2021 júliusában kezdte meg a 8 GB-os LPDDR4 DRAM termékek tömeggyártását 10 nm-es (1a) osztályú folyamatokhoz.
A félvezető memóriaáramkörök mintái a 10 nm-es korszakba léptek, és a fejlesztések után egyetlen DRAM körülbelül 10 000 cellát tud befogadni. Emiatt még a maratási folyamatban sem elegendő az eljárási ráhagyás.
Ha a kialakított lyuk (Hole) 6 túl kicsi, akkor „nyitatlannak” tűnhet, és elzárhatja a chip alsó részét. Ezen túlmenően, ha a kialakított lyuk túl nagy, „áthidaló” léphet fel. Ha a rés két furat között nem elegendő, „áthidaló” lép fel, ami kölcsönös tapadási problémákat eredményez a következő lépésekben. Ahogy a félvezetők egyre finomodnak, a furatméretek tartománya fokozatosan szűkül, és ezek a kockázatok fokozatosan megszűnnek.
A fenti problémák megoldása érdekében a maratási technológiai szakértők folytatják a folyamat fejlesztését, beleértve a folyamatrecept és az APC7 algoritmus módosítását, valamint olyan új maratási technológiák bevezetését, mint az ADCC8 és az LSR9.
A vásárlói igények sokrétűbbé válásával egy újabb kihívás jelent meg: a többtermékes gyártás trendje. Az ilyen vevői igények kielégítése érdekében minden egyes termékhez külön kell beállítani az optimalizált folyamatfeltételeket. Ez egy nagyon különleges kihívás a mérnökök számára, mert a tömeggyártási technológiát a kialakult feltételek és a szerteágazó feltételek igényeinek megfelelően kell megvalósítaniuk.
Ebből a célból az Etch mérnökei bevezették az „APC offset”10 technológiát az alapvető termékeken (Core Products) alapuló különféle származékok kezelésére, valamint létrehozták és felhasználták a „T-index rendszert” a különféle termékek átfogó kezelésére. Ezen erőfeszítések révén a rendszert folyamatosan fejlesztették, hogy megfeleljen a többtermékes gyártás igényeinek.
Feladás időpontja: 2024. július 16